MẠCH DAO ĐỘNG ĐIỀU KHIỂN BẰNG ĐIỆN ÁP (VCO) TỪ 0,1 ĐẾN 1,65 GHz TRÊN CÔNG NGHỆ CMOS 180 nm

0 Người đánh giá. Xếp hạng trung bình 0

Tác giả: Thanh Hải Mai, Hữu Thọ Nguyễn

Ngôn ngữ: vie

Ký hiệu phân loại:

Thông tin xuất bản: Tạp chí Khoa học và Công nghệ - Đại học Thái Nguyên, 2022

Mô tả vật lý: tr.68 - 75

Bộ sưu tập: Metadata

ID: 335584

Thêm vào giỏ Liên kết toàn văn

Bài báo này trình bày về thiết kế mạch tạo dao động điều khiển bằng điện áp (Voltage Controlled Oscillator: VCO) ứng dụng cho các mạch khôi phục dữ liệu và xung đồng hồ dải rộng trong các hệ thống thông tin nối tiếp tốc độ cao. Mạch VCO đề xuất đạt được đồng thời dải rộng và hệ số khuếch đại (KVCO) thấp bởi chia dải tần hoạt động của VCO thành 3 dải bằng 2 bit điều khiển số. Một kiến trúc mạch vòng, vi sai với cặp NMOS ghép chéo được sử dụng để VCO tạo ra nhiều pha, có tần số hoạt động cao và tạp âm pha thấp. Ngoài ra, một bộ đệm đầu ra cũng được thực hiện để điều khiển tải nặng tại đầu ra của VCO. Mạch VCO với kỹ thuật chia nhỏ dải tần đề xuất được thiết kế và chế tạo trên công nghệ CMOS 180 nm. Kết quả mô phỏng sau layout thể hiện mạch VCO có chất lượng tạp âm pha tốt từ -93,41 đến -97,60 dBc/Hz tại tần số dịch 1 MHz từ tần số hoạt động và có dải điều chỉnh tần số rộng từ 100 MHz đến 1,65 GHz (177%). Kết quả đo cho thấy dạng sóng đầu ra của VCO trong 3 dải có độ đầy xung (duty-cycle) xấp xỉ 50%. Mạch lõi VCO tiêu thụ công suất 2,8 mW với điện áp nguồn cung cấp 1,8 V và chiếm diện tích 0,0546 mm2.This paper presents design of voltage controlled oscillator (VCO) circuit applied to wide-band clock and data recovery circuits in high-speed serial communication systems. The proposed VCO circuit achieves wide frequency band and low gain (KVCO) simultaneously by dividing the operating frequency range into triple-band by 2 digital control bits. A differential ring structure with a cross-coupled NMOS pair is used so that the VCO produces multiple output phases, has high operating frequency, and low phase noise. In addition, an output buffer is realized to drive heavy load at output of the VCO as well. The VCO circuit with the proposed frequency band division technique is implemented and fabricated in a 180 nm CMOS process. The post-layout simulation results illustrate that VCO circuit has good phase noise performance of -93.41 to -97.60 dBc/Hz at a 1-MHz offset and has a wide tuning range of 100 MHz to 1.65 GHz (177%). The measurement results show the output waveform of the VCO in three-band with a duty-cycle of approximately 50%. The VCO core circuit consumes 2.8 mW of power with a supply voltage of 1.8 V and occupies an area of 0.0546 mm2.

1. Đọc trực tuyến

1. Đọc trực tuyến

Tạo bộ sưu tập với mã QR