NGHIÊN CỨU KỸ THUẬT BÙ ỔN ĐỊNH CHO LDO KHÔNG SỬ DỤNG TỤ ĐIỆN NGOÀI CHIP TRÊN CÔNG NGHỆ CMOS

0 Người đánh giá. Xếp hạng trung bình 0

Tác giả: Thị Thùy Dương Đinh, Trung Nguyễn

Ngôn ngữ: vie

Ký hiệu phân loại:

Thông tin xuất bản: Tạp chí Khoa học & Công nghệ - Trường Đại học Công nghiệp Hà Nội, 2022

Mô tả vật lý: tr.80

Bộ sưu tập: Metadata

ID: 337982

Thêm vào giỏ Liên kết toàn văn

Bài báo này trình bày về kỹ thuật bù cho hoạt động ổn định của mạch ổn ápđiện áp rơi thấp (Low-dropout Regulator: LDO) không sử dụng tụ điện ngoài chipcho các ứng dụng tất cả hệ thống trên một chip (System-on-Chip: SoC) và các hệthống nhúng. Dựa trên phân tích về phương pháp bù sử dụng tụ điện Miller và bùsử dụng tụ điện kết hợp với điện trở phản hồi, bài báo đề xuất giải pháp kết hợphai phương pháp bù này để đạt được độ dự trữ pha (Phase margin: PM) cao vàtăng tần số tại hệ số khuếch đại bằng 1 của vòng lặp (Gain-bandwidth: GBW).Phương pháp bù đề xuất giúp giảm thời gian khôi phục (Recovery time) của LDOtrong điều kiện chuyển tải và cải thiện tỷ số loại bỏ tạp âm nguồn cung cấp(Power supply rejection ratio: PSRR). Mạch LDO với kỹ thuật bù đề xuất đượcthiết kế trên công nghệ CMOS 180nm. Kết quả mô phỏng thể hiện rằng mạch cóthời gian khôi phục khi thay đổi dòng tải từ 10µA đến 100mA và ngược lại lầnlượt là 300ns và 500ns. Tỷ số loại bỏ tạp âm nguồn cung cấp tại 1kHz, 100kHz và10MHz tương ứng là 58,5dB
34,2dB và 5,8dB.This paper presents a compensation technique for stable operation ofcapacitor-less low-dropout Regulator (LDO) circuits for System on Chip (SoC)applications and embedded systems. Based on the analysis of compensationmethods using Miller capacitor and using capacitor in combination withfeedback resistors, the paper proposes to combine these two compensationmethods to achieve high phase margin (PM) and expand Gain-bandwidth(GBW). The combination of these two compensation techniques obtain both fastrecovery time during load step and high Power supply rejection ratio (PSRR). Theproposed LDO is implemented in a 180nm CMOS process. The simulation resultsdemonstrate that the LDO has a short recovery time of 300ns and 500ns for loadtransient from 10µA to 100mA and vice versa, respectively. The PSRR at 1kHz,100kHz and 10MHz are 58.5dB, 34.2dB and 5.8dB, respectively.

1. Đọc trực tuyến

1. Đọc trực tuyến

Tạo bộ sưu tập với mã QR