Thiết kế bộ điều khiển dòng điện dựa trên nền tảng FPGA

0 Người đánh giá. Xếp hạng trung bình 0

Tác giả: Đỗ Văn Cần

Ngôn ngữ: vie

Ký hiệu phân loại:

Thông tin xuất bản: Tạp chí Khoa học (Trường Đại học Quy Nhơn), 2020

Mô tả vật lý: 71-78

Bộ sưu tập: Metadata

ID: 383462

Thêm vào giỏ Liên kết toàn văn

Trong hệ thống điều khiển vòng kín cho động cơ, khâu điều khiển dòng điện thường được thiết kế là vòngtrong cùng, bên ngoài là các vòng tốc độ và vị trí. Vì vậy, vòng điều khiển dòng điện đáp ứng đầu ra thường khôngcần các điều kiện biên. Hầu hết các bộ điều khiển hiện nay, ba vòng này được thực hiện trên phần mềm, dẫn đếnkhối lượng tính toán nhiều, thuật toán phức tạp và làm quá trình đáp ứng chậm. Do đó, bộ điều khiển dòng đượcthực hiện cứng hoá nhằm tăng khả năng đáp ứng và giảm tải cho CPU là mục tiêu bài báo này. Công nghệ FPGAcho phép người dùng có thể thiết kế cứng hóa bộ điều khiển dòng mà không phụ thuộc vào vòng quét CPU. Kếtquả mô phỏng và thực nghiệm cho thấy bộ điều khiển dòng điện trên FPGA đáp ứng được yêu cầu đề ra.

1. Đọc trực tuyến

1. Đọc trực tuyến

Tạo bộ sưu tập với mã QR