Trình bày về kỹ thuật bù cho hoạt động ổn định của mạch ổn áp điện áp rơi thấp (Low-dropout Regulator LDO) không sử dụng tụ điện ngoài chip cho các ứng dụng tất cả hệ thống trên một chip (System-on-Chip SoC) và các hệ thống nhúng. Dựa trên phân tích về phương pháp bù sử dụng tụ điện Miller và bù sử dụng tụ điện kết hợp với điện trở phản hồi, bài báo đề xuất giải pháp kết hợp hai phương pháp bù này để đạt được độ dự trữ pha (Phase margin PM) cao và tăng tần số tại hệ số khuếch đại bằng 1 của vòng lặp (Gain-bandwidth GBW). Phương pháp bù đề xuất giúp giảm thời gian khôi phục (Recovery time) của LDO trong điều kiện chuyển tải và cải thiện tỷ số loại bỏ tạp âm nguồn cung cấp (Power supply rejection ratio PSRR). Mạch LDO với kỹ thuật bù đề xuất được thiết kế trên công nghệ CMOS 180nm. Kết quả mô phỏng thể hiện rằng mạch có thời gian khôi phục khi thay đổi dòng tải từ 10µA đến 100mA và ngược lại lần lượt là 300ns và 500ns. Tỷ số loại bỏ tạp âm nguồn cung cấp tại 1kHz, 100kHz và 10MHz tương ứng là 58,5dB
34,2dB và 5,8dB., Tóm tắt tiếng anh, This paper presents a compensation technique for stable operation of capacitor-less low-dropout Regulator (LDO) circuits for System on Chip (SoC) applications and embedded systems. Based on the analysis of compensation methods using Miller capacitor and using capacitor in combination with feedback resistors, the paper proposes to combine these two compensation methods to achieve high phase margin (PM) and expand Gain-bandwidth (GBW). The combination of these two compensation techniques obtain both fast recovery time during load step and high Power supply rejection ratio(PSRR). The proposed LDO is implemented in a 180nm CMOS process. The simulation results demonstrate that the LDO has a short recovery time of 300ns and 500ns for load transient from 10µA to 100mA and vice versa, respectively. The PSRR at 1kHz, 100kHz and 10MHz are 58.5dB, 34.2dB and 5.8dB, respectively.