Đánh giá hiệu quả tích hợp của thuật toán mật mã khối cho mạng không dây trên chip FPGA

0 Người đánh giá. Xếp hạng trung bình 0

Tác giả: Thị Bắc Đỗ, Thu Mây Dương

Ngôn ngữ: vie

Ký hiệu phân loại: 004 Data processing || Computer science

Thông tin xuất bản: Tạp chí Khoa học và Công nghệ Đại học Thái Nguyên, 2021

Mô tả vật lý: 357-364

Bộ sưu tập: Metadata

ID: 427947

Thêm vào giỏ Liên kết toàn văn

Tóm tắt
Chủ đề

Hiện nay, các thuật toán mật mã khối tốc độ cao được xây dựng bởi các cấu trúc mạng hoán vị thay thế điều khiển được, sử dụng thuật toán mã hóa dựa trên các toán tử phụ thuộc dữ liệu chuyển mạch, thường được lựa chọn do ưu điểm về tính bảo mật cao. Tuy nhiên, các thuật toán này cần phải được đánh giá về hiệu quả tích hợp để đảm bảo việc tiết kiệm tài nguyên, giảm điện năng tiêu thụ. Vì vậy, trong bài báo này, ngoài việc giới thiệu về thuật toán mã khối song song BM123-128, chúng tôi tập trung mô tả cách thức mô phỏng thuật toán này trên Chip FPGA Virtex-6 số hiệu XC6VLX240T nhờ sự hỗ trợ của phần mềm Xillinx 14.7. Hiệu quả tích hợp của thuật toán này cũng đã được so sánh với một số thuật toán nổi tiếng cùng loại như EAGLE-128, CIKS-128, COBRAH128, Serpent trong cùng một điều kiện mô phỏng. Các kết quả mô phỏng cho thấy BM123-128 có hiệu quả tích hợp tốt gấp 5 lần COBRAH128 và Serpent, gấp 2 lần CIKS-128.

Tạo bộ sưu tập với mã QR