Regularly, the clock gating enable signal is generated based on coarse grain clock gating where the clock enable signal is generated from system view. This study proposes the fine grain clock gating where the clock enable signal is generated from block view. The clock enable signal is self-generated based on look ahead technique which is applied to 32-bit pipelined multiplier. A pipelined multiplier breaks multiplication process into multiple stages, where each stage performs a small part of overall multiplication. The clock gating enable signal is self-generated from each pipeline stage which can be looked ahead to gate clocks to flipflops. The proposed 32-bit look ahead clock gating (LACG) pipelined multiplier using fine-grain technique shows the ability to efficiently save power consumption compared to the normal 32-bit pipelined multiplier using coarse grain technique. The study proves results on 32-bit pipelined adder and 32-bit pipelined multiplier in terms of power consumption, utilization area and functionality. The testbench is performed by five different testcases. The simulation results show the proposed multiplier saves power consumption up to 13.2% in case of random input test case compared to the normal multiplier. However, the proposed multiplier still has more utilization area overhead than the normal pipelined multiplier.Thông thường, tín hiệu cho phép clock gating được tạo dựa trên clock gating chỉnh thô ở đó tín hiệu cho phép clock được tạo tại mức hệ thống. Nghiên cứu này đề xuất clock gating chỉnh tinh ở đó tín hiệu cho phép clock gating được tạo ra tại mức khối. Tín hiệu cho phép clock gating được tự tạo dựa trên kỹ thuật nhìn trước về khả năng clock gint được áp dụng cho mạch nhân đường ống 32 bit. Mạch nhân theo đường ống chia quá trình nhân thành nhiều giai đoạn, trong đó mỗi giai đoạn thực hiện một phần nhỏ của mạch nhân. Tín hiệu cho phép clock gating được tự tạo từ mỗi giai đoạn đường ống, tín hiệu này có thể được nhìn thấy trước để tắt clock đến flipflop. Mạch nhân đường ống nhìn thấy trước clock gating (LACG) 32 bit dùng kỹ thuật chỉnh tinh được đề xuất cho thấy khả năng tiết kiệm điện năng tiêu thụ một cách hiệu quả so với mạch nhân theo đường ống 32 bit thông thường dùng kỹ thuật chỉnh thô. Nghiên cứu chứng minh kết quả trên bộ cộng đường ống 32 bit và mạch nhân đường ống 32 bit về mức tiêu thụ điện năng, diện tích sử dụng và chức năng. Testbench được thực hiện bởi năm trường hợp kiểm tra khác nhau. Kết quả mô phỏng cho thấy mạch nhân được đề xuất tiết kiệm điện năng tiêu thụ lên tới 13,2% trong trường hợp thử nghiệm ngõ vào ngẫu nhiên so với mạch nhân thông thường. Tuy nhiên, mạch nhân được đề xuất vẫn có nhiều chi phí diện tích sử dụng hơn mạch nhân theo đường ống thông thường.