Thiết kế và đánh giá chất lượng module giao tiếp nối tiếp trong chuẩn USB

0 Người đánh giá. Xếp hạng trung bình 0

Tác giả: Duy Tân Đỗ, Hoàng Hà Huỳnh, Văn Thành Lộc Nguyễn, Đức Sang Trần, Quốc Tấn Trần, Thị Quỳnh Như Trần

Ngôn ngữ: Vie

Ký hiệu phân loại: 004.2 Systems analysis and design, computer architecture, performance evaluation

Thông tin xuất bản: Tạp chí Khoa học Giáo dục Kỹ thuật - Trường Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh 2022

Mô tả vật lý: 84-93

Bộ sưu tập: Metadata

ID: 464224

Thêm vào giỏ Liên kết toàn văn

Bài báo này trình bày thiết kế chi tiết và đánh giá chất lượng của module giao tiếp nối tiếp (Serial Interface Engine hay SIE) trong chuẩn USB 2.0 dựa trên công nghệ FPGA. Khối SIE có chức năng nhận dữ liệu được truyền từ bộ xử lý trung tâm (Central Processing Unit hay CPU) và chuyển dữ liệu đó đến Universal Transceiver Macrocell Interface (UTMI). Ở phía phát, dữ liệu được chuyển từ song song thành nối tiếp, sau đó đi qua khối mã hóa kiểm tra lỗi và bộ mã hóa kênh trước khi được phát qua kênh truyền. Ở phía thu, ngược lại, sau khi đi qua bộ giải mã hóa kênh và kiểm tra lỗi, dữ liệu nối tiếp sẽ được chuyển đổi thành dữ liệu song song. Thông qua các kết quả mô phỏng, chúng tôi chỉ ra rằng hoạt động của module SIE được thiết kế đáp ứng đầy đủ các yêu cầu kỹ thuật đề ra.

1. Đọc trực tuyến

1. Đọc trực tuyến

Tạo bộ sưu tập với mã QR