Evaluating performance of chip multi-core with cache level

 0 Người đánh giá. Xếp hạng trung bình 0

Tác giả: Đình Viên Dư, Khánh Lâm Hồ, Duy Việt Nguyễn, Văn Hải Phạm, Ngọc Hưng Vũ

Ngôn ngữ: vie

Ký hiệu phân loại:

Thông tin xuất bản: Tạp chí khoa học và công nghệ - đại học công nghiệp hà nội, 2018

Mô tả vật lý:

Bộ sưu tập: Metadata

ID: 489281

Chip multi-core (CMP) is applied widely in high performance computer systemsand supper computers. The performance of CMP with application of cach multi-levelstructure is interested by many researchers. There are many solutions used toevaluate the performance of MCP. In this paper, the authors build equipvalentcircuuit, closed form and calculating the performance parameters based onMCPFCQN. The performance evaluation of CMP is characterised by 05 parameters(:)number of jobs, waiting time, response time, utilization and capacity. The resultsshow that when the number of caches increases, number of jobs, waiting time,utilization and capacity are increased too, but response time is deacreasedSự phát triển nhanh chóng của công nghệ chip đa nhân đã làm đổi mớinhiều lĩnh vực công nghệ như điện tử - viễn thông, công nghệ thông tin. Với sựđưa vào các tổ chức cache đa lớp, hiệu năng của chip đa nhân đã và đang đượcnhiều nhà công nghệ và nghiên cứu quan tâm. Đã có nhiều giải pháp đánh giáhiệu năng của các chip đa nhân. Trong bài báo này, nhóm tác giả xây dựng môhình rút gọn, các biểu thức tính các tham số hiệu năng và sau đó tính toán cáctham số hiệu năng trên cơ sở sử dụng mạng hàng đợi đóng đa lớp công việc dạngtích (MCPFCQN) với 05 tham số(:) Số lượng khách hàng, thời gian chờ đợi, thời gianđáp ứng, mức độ sử dụng và thông lượng. Kết quả cho thấy rằng khi số cấp cachetăng lên, các tham số(:) số lượng khách hàng, thời gian chờ đợi, mức độ sử dụng vàthông lượng đều tăng lên, ngược lại, thời gian đáp ứng giảm xuống.
Tạo bộ sưu tập với mã QR

THƯ VIỆN - TRƯỜNG ĐẠI HỌC CÔNG NGHỆ TP.HCM

ĐT: (028) 71010608 | Email: tt.thuvien@hutech.edu.vn

Copyright @2024 THƯ VIỆN HUTECH