Đánh giá hiệu năng của tổ chức cache trong hệ thống vi xử lý đa lõi -đa luồng

 0 Người đánh giá. Xếp hạng trung bình 0

Tác giả: Khánh Lâm Hồ, Văn Phi Hồ

Ngôn ngữ: vie

Ký hiệu phân loại: 004.2 Systems analysis and design, computer architecture, performance evaluation

Thông tin xuất bản: Khoa học và Công nghệ các trường đại học kỹ thuật, 2012

Mô tả vật lý: 54-58

Bộ sưu tập: Metadata

ID: 557111

There are commonly 2 levels cache (L1, L2 cache) in multi-core processor architectures now with L2 cache shared for the cores. When the number of cores in the processor increases, the resource disputes in the L2 cache are very large, increased latency and memory access time. This paper recommends multi-core processor architecture with three-levels-cache organization (L1, L2 and L3 cache) in which L3 cache shares for cores. the authors rely on model of Multiclass Closed Product-Form Queuing Network (MCPFQN) to analyze and evaluate the performance of multi-core processor following the performance parameter (utilization, throughput, response times, etc.) in the L3 cache shared. By multithreading per core, the simulation results show that the performance of a multi-core processor is significantly enhanced.
Tạo bộ sưu tập với mã QR

THƯ VIỆN - TRƯỜNG ĐẠI HỌC CÔNG NGHỆ TP.HCM

ĐT: (028) 71010608 | Email: tt.thuvien@hutech.edu.vn

Copyright @2024 THƯ VIỆN HUTECH